Universidade Federal de Santa Catarina
EEL5105: Circuitos e Técnicas Digitais
Semestre: 2022-2, Primeira Prova, 02/Outubro/2022


Aluno: Gabarito versão C _____ **Matricula**: _____


Avisos:


- Utilize o Caderno de Avaliação para responder às questões, sempre apresentando os cálculos realizados.
- No Caderno de Avaliação, identifique claramente cada uma das questões.
- A interpretação faz parte da prova. Em caso de divergência, descreva-a no Caderno de Avaliação para posterior solução.
- O valor de cada uma das questões está indicado entre colchetes.


---

1. Represente os valores apresentados a seguir nas formas numéricas indicadas. Indique os passos a seguir para a obtenção das soluções: [2,0 pontos]
   (a) $111111110110011001 10_2$ em hexadecimal;
   (b) 66_8 em decimal;
   (c) 1010_{10} em BCD;
   (d) FE_{16} em octal.

a)


b)


c)


d)



Continua no verso...

2. Simplifique as seguintes expressões usando àlgebra booleana: [2,0 pontos]

   (a) $F_1(A, B, C) = C(A \oplus B) + C\overline{(A \oplus B)}$;

   (b) $F_2(A, B, C, D) = \sum m(3, 5, 7, 11, 13, 15)$ onde m são os minitermos;

   (c) $F_3(A, B, C, D) = \overline{\overline{AB}\,\overline{CD}}$. Expresse a solução para poder ser implementada usando **apenas** duas portas AND de duas entradas e uma porta OR de duas entradas.



3. Sendo $A = \{a_3, a_2, a_1, a_0\}$ uma entrada de quatro bits de um termômetro de uma caldeira de vapor, onde $97 \leq A_{10} + 96 \leq 109$, deseja-se projetar um circuito lógico com uma saída, F, de um bit, que indique um "1" lógico como sinal de aviso quando a temperatura $A_{10} + 96 > 100$, sendo "0" lógico no restante do intervalo possível de combinações da entrada A. Com o objetivo de realizar esse projeto, obtenha: [2,0 pontos]

   (a) A tabela verdade indicando as situações de irrelevância sendo $A = \{a_3, a_2, a_1, a_0\}$ a entrada e F a saída;


   (b) O mapa de Karnaugh associado ao bit de saída F e a função lógica mais simples possível expressada em soma de produtos obtida a partir do mapa de Karnaugh indicando os agrupamentos no mapa;

   (c) O que deveria ser feito para implementar $A_{10} + 96$ sem necessidade de fazer a operação de soma?.

a)

$a_3a_2a_1a_0$	F
0000	—
0001	0
0010	0
0011	0
0100	0
0101	1
0110	1
0111	1
1000	1
1001	1
1010	1
1011	1
1100	1
1101	1
1110	—
1111	—

b)



c) Para fazer 96+A = 64+32 + $a_3a_2a_1a_0$= "1100000" + $a_3a_2a_1a_0$= "110" & $a_3a_2a_1a_0$

↓

Encadeamento (evito operação de soma)

4. Considerando um somador de 8 bits com *carry in* e *carry out*: [2,0 pontos]

(a) Obtenha a operação aritmética obtida na saída R do circuito apresentado na Figura 1, considerando $R = \{r_{10}, r_9, r_8, r_7, r_6, r_5, r_4, r_3, r_2, r_1, r_0\}$ de 11 bits sem sinal, e $A = \{a_3, a_2, a_1, a_0\}$ como entrada de 4 bits sem sinal. Justifique o resultado.





Figura 1


(b) Projete o circuito que obtenha o resultado $R = \{r_7, r_6, r_5, r_4, r_3, r_2, r_1, r_0\}$ de 8 bits em complemento de 2 da operação $A-70$, considerando agora $A = \{a_7, a_6, a_5, a_4, a_3, a_2, a_1, a_0\}$ como entrada de 8 bits em complemento de 2. **Inclua** uma porta lógica de duas entradas para a deteção de overflow.

a)



R=64A+32A+4A+A+512+16=101A+528

b)



$-70_{(C2)} = 10111010_{(C2)}$

5. Sendo $A = \{a_2, a_1, a_0\}$ uma entrada de três bits, e $Y = \{y_3, y_2, y_1, y_0\}$ uma saída de 4 bits da operação aritmética $Y = A + 6$: [2,0 pontos]

   (a) Obtenha a tabela de verdade para os quatro bits da saída $Y = \{y_3, y_2, y_1, y_0\}$;

   (b) Projete um circuito que implemente os quatro bits de saída $Y = \{y_3, y_2, y_1, y_0\}$ usando o menor número de multiplexadores $2:1$ e portas NOT.


   (c) Projete um circuito que implemente os quatro bits de saída $Y = \{y_3, y_2, y_1, y_0\}$ usando **apenas** um decodificador $3/8$, um codificador $8/3$ e uma porta lógica de duas entradas.


a)

x2x1x0	y3	y2	y1	y0
000	0	1	1	0
001	0	1	1	1
010	1	0	0	0
011	1	0	0	1
100	1	0	1	0
101	1	0	1	1
110	1	1	0	0
111	1	1	0	1

b)

	x2x1x0	y3	y2	y1	y0
x2=0	000	0	1	1	0
	001	0	1	1	1
	010	1	0	0	0
	011	1	0	0	1
x2=1	100	1	0	1	0
	101	1	0	1	1
	110	1	1	0	0
	111	1	1	0	1









c)

